Высокая скорость / Интерфейс 1.2Мбит/с трансивера.

Схема, показанная на Рис.27 была специально разработана, чтобы связать с помощью интерфейса описанного PSK приемопередатчика Z8530 SCC, хотя это будет вероятно работать с другими последовательными HDLC контроллерами также. Схема включает вставку DPLL, что только требует 8-разрядов, выше синхронизируют частоту (9.8304MHz), хотя обеспечивает разрешающую способность 256 обычным DPLL с 315MHz часами.

Шифрация/дешифрация использует регистр сдвига с линейной обратной связью с EXOR. Взбирающийся полиномиал - тот же самый как тот используемый в K9NG/G3RUH модемах: 1+X^12+X^17. Из-за избыточности в потоке данных AX.25 (нулевая вставка и стирание), простой шифратор полиномиала полностью достаточен преодолеть AC ограничение сцепления описанных PSK приемопередатчиков.

Схема интерфейса также включает 75-ohm драйверы линии и приёмники, если PSK приемопередатчик установлен на некотором расстоянии от интерфейса. Однако, подключения должны сохраниться короткими на стороне к компьютерному последовательному порту. Описанный интерфейс только обеспечивает один сигнал часов, так как это предназначено для симплексной операции с описанным PSK приемопередатчиком. Конечно DPLL заблокирован в течение передачи, так, чтобы схема снабдила устойчивым часам передатчику. Полярность сигнала часов может быть выбрана переходным устройством. При использовании Z8530 RTxC или вводов часов TRxC.

Бит - синкронизации шифрования схема построена на одностороннем PCB как показано на Рис.28 и Рис.29.