Программируемый тестер для цифровых ИС

Описание: Схема предоставляет возможность автоматического, непосредственного и основательного тестирования логических элементов малой степени интеграции, инверсных триггерных схем и т. д. А также счетчиков среднего уровня интеграции, регистров-защелок, регистров сдвига и т. д. Схема посылает входные данные для испытываемого прибора (DUT — Device Under Test) по 9 проводам и получает данные по 6 проводам. Когда переключатель "TEST SWITCH" замкнут и находится в нижнем по схеме положении, двоичный счетч ...